Nisam te razumeo da li imaš problema sa samim opisom digitalnog sklopa u VHDL-u ili je u pitanju problem da ne znaš kako da iskoristiš VHDL?

U svakom slučaju možeš da pogledaš jedan od mojih seminarskih radova koje sam radio za potrebe Računarskog VLSI-a koji možeš naći na sledećoj adresi http://csl.tfc.kg.ac.yu/litera...ni_cetvorocifreni_casovnik.zip gde ćeš naći detaljna uputstva kako se VHDL koristi. Inače sve simulacije su rađene u ActiveHDL-u.