[ vtomic85 @ 20.09.2012. 10:18 ] @
| Radim projekat za fakultet i potrebno je da na VHDL-u isprojektujem određeni uređaj koji može da se sintetizuje i simulira, da napravim testbench i test primere. E sad, što se samog uređaja tiče to nije problem, ali snalaženje u ModelSim-u mi je slabija strana. Može neko uputstvo - kako da napravim testbench, kako da odradim simulaciju...? Tražio sam i tražim i dalje po netu, ali nikako da iskopam nešto korisno i razumljivo. Prilično mi je hitno! Edit: verzija Quartusa je 12.0 SP2, a ModelSima 10.0d |